CUDIMM内存，成为热点

如果您希望可以时常见面，欢迎标星收藏哦~

虽然最近几个月笔记本电脑的新型CAMM 和 LPCAMM 内存模块引起了广泛关注，但不仅仅是 PC 内存行业的移动端正在关注变化。台式机内存市场也即将进行一些升级，以进一步提高 DIMM 性能，其形式是一种称为时钟无缓冲 DIMM 的新型 DIMM。虽然这种内存尚未投入使用，但几家内存供应商在今年的 Computex 贸易展上展示了他们的初始 CUDIMM 产品，让人们一窥台式机内存的未来。

作为传统无缓冲 DIMM 的变体，时钟控制 UDIMM(和时钟控制 SODIMM)已被创建，作为 DDR5 内存带来的持续信号完整性挑战的另一种解决方案。DDR5 允许使用可拆卸(且易于安装)的 DIMM 实现相当快的传输速率，但当涉及到支持单条内存的电气挑战时，进一步的性能提升就会违反物理定律——尤其是在我们今天看到的如此多的容量/性能组合的情况下。虽然这些挑战并非不可克服，但如果 DDR5(以及最终的 DDR6)要继续提高速度，似乎需要进行一些改变以生产电气性能更强大的 DIMM，这导致了 CUDIMM 的出现。

今年早些时候，JEDEC 将 CUDIMM 标准化为JESD323，它通过在 DIMM 本身上添加时钟驱动器 来调整传统的无缓冲 DIMM，微型 IC 负责重新生成驱动实际内存芯片的时钟信号。通过在 DIMM 上本地生成干净的时钟(而不是像现在这样直接使用来自 CPU 的时钟)，CUDIMM 旨在提供高内存速度下的更高稳定性和可靠性，从而解决在更快内存速度下可能导致可靠性问题的电气问题。换句话说，添加时钟驱动器是让 DDR5 在高时钟速度下可靠运行的关键。

总而言之，JEDEC 建议将 CUDIMM 用于 DDR5-6400 速度及更高速度，该规范的第一个版本涵盖最高 DDR5-7200 的速度。新的 DIMM 还将与现有平台直接兼容，使用与当今标准 DDR5 UDIMM 相同的 288 针连接器，并允许相对平稳地过渡到更高的 DDR5 时钟速度。

CUDIMM:实现更快 DDR5 的关键

如上所述，当今高时钟频率内存子系统面临的最大挑战之一是保持信号完整性，尤其是在相对较长的距离和多个互连的情况下。传统上，这项任务的重担主要落在内存控制器/CPU 上，其次是主板，因为 UDIMM 本身是相对愚蠢的设备。但有了 CUDIMM，这种模式将会发生改变，DIMM 会变得更智能，从而能够帮助保持信号完整性。

这里最大的变化是增加了一个时钟驱动器 ，它接收基本时钟信号并重新生成该信号以重新分配给模块上的内存组件。CKD 本质上缓冲传入的时钟信号，然后在将时钟信号驱动到 DIMM 上的内存芯片时在输出过程中对其进行放大。CKD 还结合了信号调节功能，例如占空比校正，这可以实现精确的定时和抖动减少，并最大限度地减少时钟信号定时的整体快速变化。

CKD 的另一个关键功能是最小化时钟偏差。通过匹配每个时钟路径的传播延迟，CKD 可以确保内存芯片(和 DIMM)保持完全同步。

同时，相位调整功能允许 CKD 将时钟信号与不同组件的特定时序需求对齐，这意味着内存模块制造商需要做一些额外的工作。这也许就是为什么我们今天没有看到很多内存模块供应商展示他们的支持 CKD 的产品，因为他们仍然需要熟悉这项技术。

总而言之，将时钟驱动器置于 DIMM 中并不是一个新想法；CUDIMM 概念在很大程度上是 Registered DIMM 的缩小版，RDIMM 已在服务器中使用多年，并且是英特尔和 AMD 的服务器(和工作站)芯片支持的唯一类型的 DDR5 DIMM。但是，RDIMM 是一种更广泛的解决方案，可以缓冲命令和地址总线以及时钟信号，而 CUDIMM 仅缓冲时钟信号，其他一切都保持不变。在这种情况下，CUDIMM 本质上是 RDIMM 的半步。

虽然有些 CPU 设计师肯定会欣喜若狂，因为所有系统都使用 RDIMM，但消费类 PC 的经济性更倾向于更便宜、更简单的解决方案(如果有的话)。CKD 本身的设计反映了这一点；JEDEC 标准 CKD 只有 35 个引脚，其中近一半只是电压/接地引脚。因此，虽然 CKD 代表了 DIMM 构造的额外成本，但它们的设计目的是为了比 RDIMM 更便宜。

无论如何，CKD 将适用于所有 JEDEC 的 DDR5 内存规格。因此，除了 CUDIMM，我们还将拥有时钟 SODIMM ，甚至 DDR5 CAMM2 内存模块也将使用时钟驱动器。

尽管对时钟 DIMM 的需求基于内存频率，但 CUDIMM 及其其他变体均设计为向后兼容现有的 DDR5 系统和内存控制器。这意味着 CUDIMM 将使用与标准 DDR5 DIMM 相同的 288 针 DIMM 插槽。

在底层，这是通过允许 CUDIMM 通过其 CKD 上的缓冲区运行时钟信号或完全绕过这些缓冲区来实现的，运行在恰当的PLL 旁路模式下。正式而言，旁路模式仅支持高达 DDR5-6000 的速度，因此符合 JEDEC 标准的 DIMM 将期望在 DDR5-6400 及更高速度下使用 CKD 模式(单 PLL或双 PLL)。最终结果是，CUDIMM 应该通过进入旁路模式与较慢/较旧的 DDR5 内存控制器配合使用，而没有 CKD 的 DIMM 将无法在需要 CKD 的较高速度下使用(至少在 JEDEC 标准电压和时序下不能)。

点这里加关注，锁定更多原创内容

今天是《半导体行业观察》为您分享的第3804期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID:icbank

喜欢我们的内容就点“在看”分享给小伙伴哦

郑重声明：此文内容为本网站转载企业宣传资讯，目的在于传播更多信息，与本站立场无关。仅供读者参考，并请自行核实相关内容。